CLIPPEDIMAGE= JP410335616A

PAT-NO: JP410335616A

DOCUMENT-IDENTIFIER: JP 10335616 A TITLE: MANUFACTURE OF SOI SUBSTRATE

7

PUBN-DATE: December 18, 1998

INVENTOR-INFORMATION:

NAME TAKADA, RYOKO TAKAISHI, KAZUNARI TOMIZAWA, KENJI

ASSIGNEE-INFORMATION:

NAME COUNTRY MITSUBISHI MATERIALS SHILICON CORP N/A

APPL-NO: JP09139031

APPL-DATE: May 29, 1997

INT-CL_(IPC): H01L027/12; H01L021/02;

H01L021/265

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain a thin film which is made uniform in thickness and excellent in surface roughness dispensing with touch polishing performed

onto its surface even if its is very small in thickness.

SOLUTION: Hydrogen ions are implanted into a semiconductor substrate 11 where an insulating layer 11a is formed on its surface of the formation of a damaged region 11b in parallel with the insulating layer 1a in the semiconductor substrate 11, and the semiconductor substrate 11 is joined to a support substrate 12 to form a laminate 13. The laminate 13 is subjected to a thermal treatment under a pressure of 1×10<SP>-6</SP> to 1×10<SP>-11</SP>Torr at a temperature of 400 to 500° C to divide the semiconductor substrate 11 in two separating the damaged region 11b into a thick-walled part 11c and a thin film 11d. Furthermore, the laminate 13 is cooled down to a prescribed temperature, the thickwalled part 11c is removed, then the laminate 13 is subjected to a thermal treatment under a pressure of 1×10<SP>-6</SP> to 1×:10<SP>-11</SP>Torr at a temperature 900 to 1200°C to make the surface of the thin film 11d flat, and the thin film 11d is stuck on the support substrate 12.

COPYRIGHT: (C)1998,JPO

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10335616 A

(43) Date of publication of application: 18.12.98

(51) Int. CI

H01L 27/12 H01L 21/02 H01L 21/265

(21) Application number: 09139031

(22) Date of filing: 29.05.97

(71) Applicant:

MITSUBISHI MATERIALS

SHILICON CORP

(72) Inventor:

TAKADA RYOKO TAKAISHI KAZUNARI TOMIZAWA KENJI

(54) MANUFACTURE OF SOI SUBSTRATE


(57) Abstract:

PROBLEM TO BE SOLVED: To obtain a thin film which is made uniform in thickness and excellent in surface roughness dispensing with touch polishing performed onto its surface even if its is very small in thickness.

SOLUTION: Hydrogen ions are implanted into a semiconductor substrate 11 where an insulating layer 11a is formed on its surface of the formation of a damaged region 11b in parallel with the insulating layer 1a in the semiconductor substrate 11, and the semiconductor substrate 11 is joined to a support substrate 12 to form a laminate 13. The laminate 13 is subjected to a thermal treatment under a pressure of 1×10^{-6} to 1×10^{-11} Torr at a temperature of 400 to 500°C to divide the semiconductor substrate 11 in two separating the damaged region 11b into a thick-walled part 11c and a thin film 11d. Furthermore, the laminate 13 is cooled down to a prescribed temperature, the thick- walled part 11c is removed, then the laminate 13 is subjected to a thermal treatment under a pressure of 1x10⁻⁶ to 1x10⁻¹¹Torr at a temperature 900 to 1200°C to make the surface of the thin film 11d flat, and the thin film 11d is stuck on

the support substrate 12.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁(JP)

(11)特許出願公開番号

特開平10-335616

(43)公開日 平成10年(1998)12月18日


(51) Int. Cl. 6 HO1L 27/12 21/02 21/265	識別 記号	庁内整理番号	F I H01L 27/12 21/02 21/265	技術表示箇所 B B Q
			審査請求 未請	求 請求項の数3 OL (全10頁)
(21)出願番号	特願平9-139	0 3 1	(71)出願人 0(900228925 シマテリアルシリコン株式会社
(22)出願日	平成9年(199	7) 5月29日	東京 (72)発明者 高日 東京	京都千代田区大手町一丁目5番1号 日 涼子 京都千代田区大手町1丁目5番1号 三
			(72)発明者 高 7 東 5	マテリアルシリコン株式会社内 5 和成 京都千代田区大手町1丁目5番1号 三 マテリアルシリコン株式会社内
			(72)発明者 富海東京	署 憲治 京都千代田区大手町1丁目5番1号 三 マテリアルシリコン株式会社内
			(74)代理人 弁理	里士 須田 正義

(54) 【発明の名称】SOI基板の製造方法

(57)【要約】

【課題】薄膜表面のタッチポリッシュによる研磨を不要 にでき、また厚さが極めて薄い薄膜であっても、膜厚が 均一でかつ表面粗さが良好な薄膜が得られる。

【解決手段】表面に絶縁層11aが形成された半導体基板11に水素イオンを注入して半導体基板11内部に絶縁層11aに平行な損傷領域11bを形成し、半導体基板11を支持基板12に重ね合せて積層体13を形成する。この積層体13を1×10 "~1×10" iorrの真空中で400~500℃の範囲に昇温して半導体基板11を損傷領域11bで厚肉部11c及び薄膜11dに分離する。更に積層体13の温度を所定の温度までげて半導体基板11の厚肉部11cを除去した後に、積層体13を1×10 "~1×10" iorrの真空中で900~1200℃の範囲に昇温して薄膜11d表面を平坦化しかつ薄膜11dを支持基板11に貼合せる。



i Vari 1.0

【特許請求の範囲】

【請求項1】 表面に絶縁層(11a)が形成された半導体 基板(11)に水素イオンを注入して前記半導体基板(11)内 部に前記絶縁層(11a)に平行な損傷領域(11b)を形成する 工程と、

前記半導体基板(11)を支持基板(12)に重ね合せて積層体 (13)を形成する工程と、

前記積層体(13)を1×10⁻¹~1×10⁻¹torrの真空 中で400~500℃の範囲に昇温して前記半導体基板 (11)を前記損傷領域(IIb)で厚肉部(IIc)及び薄膜(IId) に分離する工程とを含むSOI基板の製造方法。

【請求項2】 積層体(13)の温度を所定の温度まで下げ て半導体基板(11)の厚肉部(11c)を除去した後に、前記 積層体(13)を1×10 %~1×10 11 torrの真空中で 900~1200℃の範囲に昇温して薄膜(11d)表面を 平坦化しかつ前記薄膜(11d)を支持基板(12)に貼合せる. 請求項1記載のSOI基板の製造方法。

【請求項3】 損傷領域で分離した厚肉部を薄膜に重ね たまま積層体を1×10⁻⁶~1×10⁻¹¹torrの真空中 で900~1200℃の範囲に更に昇温して、前記薄膜 20 表面を平坦化しかつ前記薄膜を支持基板に貼合せた後 に、降温して前記厚肉部を除去する請求項1記載のSO 1 基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、単結晶の薄膜を支 持基板上に有するSOI基板の製造方法に関するもので ある。

[0002]

(x,y)

【従来の技術】この種のSOI基板は将来の超高集積回 30 路(ULSI)基板として注目されてきている。このS ○Ⅰ基板の製造方法には、②シリコン基板同士を絶縁膜 を介して貼り合わせる方法、②絶縁性基板又は絶縁性薄 膜を表面に有する基板の上にシリコン薄膜を堆積させる 方法、③シリコン基板の内部に高濃度の酸素イオンを注 入した後、高温でアニール処理してこのシリコン基板表 面から所定の深さの領域に埋込みシリコン酸化層を形成 し、その表面側のSi層を活性領域とするSIMOX法 などがある。

【0003】また最近、半導体基板に水素イオン注入を 行った後に、この半導体基板をイオン注入面を重ね合せ 面として支持基板に重ね合せ、この積層体を500℃を 越える温度に昇温して上記半導体基板を水素イオン注入 部分で支持基板から分離し、支持基板の表面に薄膜を有 する薄い半導体材料フィルムの製造方法が提案されてい る (特開平5-211128)。この方法では、イオン を半導体基板の内部に表面から均一に注入できれば、均 一な厚さの薄膜を有する半導体基板が得られる。また支 持基板の表面に予め酸化層を設けておけば、この方法に よりSOI基板を製造することができる。なお、半導体 50 基板を水素イオン注入部分で支持基板から分離するとき の雰囲気は、通常大気圧と同一の窒素雰囲気中で行われ

【0004】一方、近年マイクロエレクトロニクスデバ イスの高集積化、デバイス最小寸法の縮小に伴い、ウェ ーハ表面の清浄度とともにウェーハ表面の微視的ラフネ ス、即ちマイクロラフネス (micro-roughness) が重要 視されてきている。特にマイクロラフネスはデバイスの 酸化膜耐圧などの電気特性に大きな影響を与えることが 認識されている((M.Morita, et al., "Effect of Si wa fer surface micro-roughness on electrical properti es of very-thin gate oxide films", ULSI Science an d Technology/1991,pp. 400-408, Electrochem, Society (1991))。 なお、ここでマイクロラフネスは $1 \mu m$ 以 下数nmのオーダの表面粗さをいう。

【0005】上記特開平5-211128号公報に示さ れた方法で半導体基板を分離した直後の支持基板の表面 に存する薄膜の表面の平均粗さは、分離前の半導体基板 表面の平均粗さの10倍以上であり、マイクロラフネス が比較的大きく、上述した酸化膜耐圧などの電気特性に 悪影響を及ぼすおそれがある。特にこの方法では、半導 体基板の分離により形成された薄膜の表面は、熱処理に 伴う微小気泡の形状が残っているためにマイクロラフネ スが大きく、デバイスの作製には適さない。

【0006】この点を解決するため、半導体基板を分離 した後の支持基板上の薄膜表面をタッチポリッシュ (10) uch polishing) と呼ばれる、軽い研磨を施すことによ り、この薄膜の表面を平坦化している(M. Bruel et a 1.,"A Promising New SOI Material Technology" IEEE International SOI Conference proceedings, pp. 178-17 9 (1995)) .

[0007]

40

【発明が解決しようとする課題】しかしながら、現状の タッチポリッシュの技術を、上記方法で作製した厚さ数 百nm以下の極めて薄い薄膜に適用した場合には、薄膜 表面を平坦化することはできるが、面内で研磨量のばら つきがあるため、薄膜の厚さ分布が大きくなる不具合が あった。この薄膜の厚さ分布が大きいため、研磨後の薄 膜半導体基板を用いてデバイスを作製した場合に、デバ イスの特性がばらつく問題点があった。

【0008】本発明の目的は、薄膜表面のタッチポリッ シュによる研磨を極力低減若しくは不要にでき、しかも 厚さが極めて薄い薄膜であっても、膜厚が均一で表面粗 さが良好な薄膜を得ることができるSOI基板の製造方 法を提供することにある。本発明の別の目的は、薄膜表 面の平坦化と薄膜の支持基板への貼合せを同時に行うこ とにより製造工程の負荷を低減できるSOI基板の製造 方法を提供することにある。

[0009]

【課題を解決するための手段】請求項1に係る発明は、

20

40

図1及び図2に示すように、表面に絶縁層11aが形成 された半導体基板11に水素イオンを注入して半導体基 板11内部に絶縁層11aに平行な損傷領域11bを形 成する工程と、半導体基板11を支持基板12に重ね合 せて積層体13を形成する工程と、積層体13を1×1 0 ° ~ 1 × 1 0 ° ′ ′ torrの真空中で 4 0 0 ~ 5 0 0 ℃の 範囲に昇温して半導体基板11を損傷領域111bで厚肉 部11c及び薄膜11dに分離する工程とを含むSOI 基板の製造方法である。この請求項1に記載されたSO I基板の製造方法では、半導体基板11が厚肉部11c 10 と薄膜11dとに分離されるのは、半導体基板11に注 入した水素イオンを起因とする微小気泡の内圧と半導体 基板11外部の圧力との差が十分に大きくなることによ り起こると考えられる。この結果、半導体基板11外部 の圧力が小さい方が薄膜11d分離に必要な微小気泡の 内圧が小さくて済むため、1×10 ~~1×10 ''tor rと極めて真空度の高い雰囲気中で加熱すると、微小気 泡の成長が比較的少ない状態で薄膜11dを分離でき る。従って、薄膜11dの分離面の表面粗さが小さくな

【0010】請求項2に係る発明は、請求項1に係る発 明であって、更に図1及び図2に示すように、積層体1 3の温度を所定の温度まで下げて半導体基板11の厚肉 部11cを除去した後に、積層体13を1×10~~1 ×10⁻¹ torrの真空中で900~1200℃の範囲に 昇温して薄膜11d表面を平坦化しかつ薄膜11dを支 持基板12に貼合せることを特徴とする。この請求項2 に記載されたSOI基板の製造方法では、1×10°~ 1×10¹¹torrと極めて真空度の高い雰囲気中で70 0℃まで昇温すると、半導体基板11に注入された水素 イオンの薄膜11dからの脱離が完了し、これに伴って 薄膜11dの表面粗さが小さくなる。一方、薄膜11d と支持基板12との貼合せ熱処理は通常900~120 0℃の範囲で行われる。この結果、上記熱処理は薄膜1 1 d表面の平坦化熱処理と薄膜11dの貼合せ熱処理と を兼ねるので、SOI基板14の製造工数を低減でき る。

【0011】請求項3に係る発明は、請求項1に係る発明であって、更に損傷領域で分離した厚肉部を薄膜に重ねたまま積層体を1×10°~1×10°¹torrの真空中で900~1200℃の範囲に更に昇温して、薄膜表面を平坦化しかつ薄膜を支持基板に貼合せた後に、降温して厚肉部を除去することを特徴とする。この請求項3に記載されたSOI基板の製造方法では、半導体基板の薄膜の分離後に降温せずに、更に900~1200℃の範囲まで昇温するので、上記請求項2に係るSOI基板の製造方法より熱処理の工数及び熱エネルギの損失を低減できる。

[0012]

ると考えられる。

12 N 25

【発明の実施の形態】次に本発明の実施の形態を図面に 50

基づいて説明する。図1及び図2(a)に示すように、本発明のSOI基板を製造するには、先ずシリコンウェーハからなる半導体基板11を熱酸化により基板11表面に絶縁層である酸化層11a(SiO:層)を形成した後、この基板11に水素イオンを3. 5×10^{15} H/c $m'\sim 1\times 10^{17}$ H/c m' のドーズ量でイオン注入する(図1(a))。符号11bは水素イオン注入により半導体基板11内部に形成された損傷領域であり、この損傷領域11bは酸化層11aに平行に形成される。次いで上記と同一のシリコンウェーハからなる支持基板12を用意し(図1(b))、両基板11,12をRCA法により洗浄した後、支持基板12上に半導体基板11を室温で重ね合せて積層体13を形成する(図1

【0013】 ここで、上記薄膜分離熱処理の雰囲気を $1\times10^{-6}\sim1\times10^{-11}$ torrの真空に限定したのは、 1×10^{-6} torr未満では分離面の平坦化が不十分となる不具合があり、 1×10^{-11} torrを越えると装置の設計上の実現が難しいからである。また上記熱処理の温度を $400\sim500$ ℃に限定したのは、400 ℃未満では水素による気泡内圧の上昇が十分でない不具合があり、50 0 ℃を越えると気泡の成長が進んで表面粗さが増大する不具合があるからである。

【0014】更に上記半導体基板11が損傷領域11bで割れた積層体13の温度を200~300℃まで下げて半導体基板11の厚肉部11cを除去し、支持基板12の上面に単結晶シリコンの薄膜11dを積層した状態で(図1(e))、1×10~~1×10¹¹torr、好ましくは1×10~~1×10¹¹torr、好ましくは1×10~~1×10¹¹torrの真空中で900~1200℃(図2(a))、好ましくは1000~1100℃の範囲に昇温しこの温度範囲に30~120分間、好ましくは40~60分間保持する熱処理を行う。この熱処理は薄膜11d表面の平坦化熱処理と薄膜11dの支持基板12への貼合せ熱処理とを兼ねる熱処理である。

【0015】即ち、 $1 \times 10^{-4} \sim 1 \times 10^{-11}$ torrと極めて真空度の高い雰囲気中で700 ℃まで昇温すると、半導体基板11に注入された水素イオンの薄膜11d からの脱離が完了し、これに伴って薄膜11d の表面粗さが小さくなる。これは昇温脱離ガス分析装置(TDS)を用いて測定して判明した。一方、薄膜11d と支持基板12との貼合せ熱処理は通常 $900 \sim 1200$ ℃の範囲で行われる。この結果、上記真空中で $900 \sim 120$

20

0℃の範囲に昇温することにより、薄膜11 d表面を平 坦化し、同時に薄膜11 dを支持基板12に貼合せるこ とができるので、SOI基板14の製造工数を低減でき る。また上記平坦化熱処理及び貼合せ熱処理を行う前に 積層体13の温度を200~300℃まで下げて厚肉部 11cを除去したのは、枚葉処理ではなく、バッチ処理 により生産したときに、その生産効率を向上するためで ある。

【0016】なお、上記実施の形態では、半導体基板の 表面に熱酸化により絶縁層である酸化層(Si〇.層) を形成したが、半導体基板の表面に窒化処理等により絶 縁層を形成してもよい。また、上記実施の形態では、積 層体の温度を所定の温度まで下げて半導体基板の厚肉部 を除去した後に、積層体を1×10⁻⁶~1×10⁻¹¹tor 『の真空中で900~1200℃の範囲に昇温して、薄 膜表面を平坦化しかつ薄膜を支持基板に貼合せたが、こ れに限らず、損傷領域で分離した厚肉部を薄膜に重ねた まま積層体を1×10 °~1×10 ''torr、好ましく は1×10 '~1×10 'torrの真空中で900~12 00℃(図2(b))、好ましくは1000~1100 ℃の範囲に更に昇温してこの温度範囲に30~120分 間、好ましくは40~60分間保持することにより、薄 膜表面を平坦化しかつ薄膜を支持基板に貼合せ、その後 に降温して厚肉部を除去してもよい。この場合、半導体 基板の薄膜の分離後に降温せずに、更に900~120 0℃の範囲まで昇温するので、上記実施の形態に係るS ○Ⅰ基板の製造方法より熱処理の工数及び熱エネルギの 損失を低減できる。

[0017]

- 552

【実施例】次に本発明の実施例を図面に基づいて詳しく 説明する。

<実施例1>厚さ625μmのシリコンウェーハからな る半導体基板を熱酸化して表面に厚さ400nmの熱酸 化膜を形成した。この半導体基板に100keV、ドー ズ量 5×10^{16} H/c m'で水素イオンを注入した。熱 酸化前の上記と同一のシリコンウェーハからなる支持基 板に上記半導体基板を重ね合せて積層体を形成した。重 ね合せる前にRCA法により両基板を洗浄した。この積 **層体を1×10 torrの真空中で400℃まで昇温して** 薄膜分離の熱処理を行った(図3(a))。この熱処理 により半導体基板中の結晶の再配列及び微小気泡の圧力 作用にて、半導体基板内部のイオン注入した箇所で半導 体基板が割れて分離し、支持基板上に厚さ120nmの 単結晶シリコンの薄膜を有するSOI基板が得られた。 このときの薄膜の厚さのばらつきは±4nmであった。 また薄膜表面の平均粗さRaを、測定領域を10μm角 及び2μm角として、原子間力顕微鏡(以下、AFMと いう)によりそれぞれ測定した。この結果、測定領域が 10μm角及び2μm角のときの薄膜表面の平均粗さR aはそれぞれ6.26nm(図4(a))及び5.11n

m (図4(b)) であった。

【0018】 <実施例2>実施例1と同様にして作製した単結晶シリコンの薄膜付きの支持基板を厚肉部薄膜上に重ねたまま、実施例1と同一の真空中、即ち1×10 **10rrの真空中で850℃まで昇温して、薄膜の平坦化熱処理を行った(図3(b))。このときの薄膜の厚さは120±4nmと実施例1と殆ど変らなかった。また測定領域が10μm角及び2μm角のときの薄膜表面の平均粗さRaはAFMで測定した結果、それぞれ1.106nm(図5(a))及び0.38nm(図5(b))であった。この結果、薄膜表面の平均粗さRaは実施例1の約1/5(測定領域10μm角)及び約1/13(測定領域2μm角)となり、実施例1と比べて極めて小さくなった。

【0019】
<比較例1>実施例1と同様にして作製した半導体基板及び支持基板の積層体を大気圧の窒素雰囲気中で450℃まで昇温して薄膜分離熱処理を行った。この熱処理により半導体基板内部のイオン注入した箇所で半導体基板が割れて分離し、支持基板上に厚さ120 nmの単結晶シリコンの薄膜を有するSOI基板が得られた。このときの薄膜の厚さは120±4nmと実施例1と殆ど変らなかった。また測定領域が10 μ m角及び2 μ m角のときの薄膜表面の平均粗さRaはAFMで測定した結果、それぞれ12.7nm(図6(a))及び10.3nm(図6(b))であった。この結果、薄膜表面の平均粗さRaは、測定領域が10 μ m角及び2 μ m角のいずれの場合にも、実施例1の約2倍と大きくなった。

【0020】 < 比較例2 > 比較例1と同様にして作製し30 た単結晶シリコンの薄膜付きの支持基板を厚肉部薄膜上に重ねたまま大気圧の窒素雰囲気中で更に昇温して1000℃に60分間保持し、薄膜の支持基板への貼合せ熱処理を行った。このときの薄膜の厚さは120±4nmと実施例2と殆ど変らなかった。また測定領域が10μm角及び2μm角のときの薄膜表面の平均粗さRaはAFMで測定した結果、それぞれ10.2nm(図7(a))及び9.69nm(図7(b))であった。この結果、薄膜表面の平均粗さRaは比較例1より僅かに改善されたが、実施例2のそれぞれ約9倍(測定領域10μ40m角)及び約25倍(測定領域2μm角)となり、実施例2と比べて極めて大きくなった。

[0021]

【発明の効果】以上述べたように、本発明によれば、表面に絶縁層が形成された半導体基板に水素イオンを注入して半導体基板内部に絶縁層に平行な損傷領域を形成し、半導体基板を支持基板に重ね合せて積層体を形成し、更に積層体を1×10 ~1×10 ~1 torrの真空中で400~500℃の範囲に昇温して半導体基板を損傷領域で厚肉部及び薄膜に分離したので、表面粗さが良りな薄膜を得ることができる。これは半導体基板外部の

圧力を小さくできれば、薄膜分離に必要な水素イオンの 微小気泡の内圧が小さて済むので、微小気泡の成長が比 較的少ない状態で薄膜を分離でき、この結果、薄膜の分 離面の表面粗さを小さくできるためである。またタッチ ポリッシュにより薄膜表面を研磨する必要が極めて少な いので、厚さが極めて薄い薄膜であっても薄膜の厚さ分 布が大きくなることはなく、本発明のSOI基板を用い てデバイスを作製しても、デバイスの特性はばらつかな

7

【0022】また積層体の温度を所定の温度まで下げて 10 半導体基板の厚肉部を除去した後に、積層体を1×10 ''~1×10'''torrの真空中で900~1200℃の 範囲に昇温する熱処理を行えば、薄膜表面の平坦化と薄 膜の支持基板への貼合せを同時に行うことができるの で、SOI基板の製造工程への負荷を低減できる。これ は極めて真空度の高い雰囲気中で700℃まで昇温する と、半導体基板に注入された水素イオンの薄膜からの脱 離が完了して薄膜の表面粗さが小さくなり、薄膜と支持 基板との貼合せ熱処理は通常900~1200℃の範囲 で行われるためである。更に損傷領域で分離した厚肉部 20 を薄膜に重ねたまま積層体を1×10 ~1×10 1t orrの真空中で900~1200℃の範囲に更に昇温し て、薄膜表面を平坦化しかつ薄膜を支持基板に貼合せた 後に、降温して厚肉部を除去すれば、薄膜分離熱処理後 に一旦降温する上記SOI基板の製造方法より熱処理の 工数及び熱エネルギの損失を低減できる。

【図面の簡単な説明】

-44

【図1】本発明実施形態のSOI基板の製造方法を工程順に示す図。

【図2】(a)はそのSOI基板の熱処理温度条件を示す図。(b)は別の実施形態のSOI基板の熱処理温度条件を示す図。

【図3】(a)は本発明の実施例1のSOI基板の熱処理温度条件を示す図。(b)は本発明の実施例2のSOI基板の熱処理温度条件を示す図。

【図4】(a) は本発明の実施例1を示し、400℃に加熱して半導体基板を損傷領域で分離した直後の薄膜表面を、AFMにより測定領域を10μm角として示す図。(b) は本発明の実施例1を示し、400℃に加熱して半導体基板を損傷領域で分離した直後の薄膜表面を、AFMにより測定領域を2μm角として示す図。


【図5】(a) は本発明の実施例2を示し、400℃に加熱して半導体基板を損傷領域で分離し更に850℃まで加熱した直後の薄膜表面を、AFMにより測定領域を10μm角として示す図。(b) は本発明の実施例2を示し、400℃に加熱して半導体基板を損傷領域で分離し更に850℃まで加熱した直後の薄膜表面を、AFMにより測定領域を2μm角として示す図。

【図6】(a) は比較例1を示し、450℃に加熱して半導体基板を損傷領域で分離した直後の薄膜表面を、AFMにより測定領域を10μm角として示す図。(b) は比較例1を示し、450℃に加熱して半導体基板を損傷領域で分離した直後の薄膜表面を、AFMにより測定領域を2μm角として示す図。


【図7】(a)は比較例2を示し、450℃に加熱して半導体基板を損傷領域で分離し更に1000℃まで加熱した直後の薄膜表面を、AFMにより測定領域を10μm 角として示す図。(b)は比較例2を示し、450℃に加熱して半導体基板を損傷領域で分離し更に1000℃まで加熱した直後の薄膜表面を、AFMにより測定領域を2μm角として示す図。

【符号の説明】


- 11 半導体基板
- 11a 酸化層(絶縁層)
- 10 11b 損傷領域
 - 11c 厚肉部
 - 11d 薄膜
 - 12 支持基板
 - 13 積層体
 - 14 SOI基板







【図7】



【手続補正書】


【提出日】平成9年5月29日

【手続補正1】

【補正対象書類名】図面

【補正対象項目名】図4


【補正方法】変更 【補正内容】 【図4】



【手続補正2】 【補正対象書類名】図面 【補正対象項目名】図5

4147


【補正方法】変更 【補正内容】 【図5】



【手統補正3】 【補正対象書類名】図面 【補正対象項目名】図6


ing, r

【補正方法】変更 【補正内容】 【図6】



【手続補正4】 【補正対象書類名】図面 【補正対象項目名】図7

【補正方法】変更 【補正内容】 【図7】



. .